您现在的位置:首页 >> 技术文章 >> FPGA技术 >> 内容

MATLAB代做|FPGA代做|python代做-USB

时间:2020-3-19 15:39:04 点击:

  核心提示:MATLAB代做|FPGA代做|python代做-USB ...
module USB  ( rst  ,
                  clk,
                             
                  fifo_wr ,
                  fifo_rd ,            
                  fifo_data,
                             
                  fifo_pf,
                  fifo_full,
                  fifo_empty,
                );
                
 input           rst     ;
 input           clk     ;
 input           fifo_pf,fifo_full,fifo_empty;
 
 output[7:0]     fifo_data ;
 output          fifo_wr   ;
 output          fifo_rd   ;
 
 
 //ports
 wire            rst       ;  
 wire            clk     ;  
                              
 reg [7:0]       fifo_data ;  
 reg             fifo_wr   ;  
 reg             fifo_rd   ;  
                              
 
 //internal signals
 reg             clkin;
 reg  [2:0]      STATE,NEXT;
 
 //parameters
 parameter     IDLE     = 3'D0,
               WRITE_1  = 3'D1,
               WRITE_2  = 3'D2;
               
 //Div clk by 2
 always @ (posedge clk or negedge rst)
 begin
   if(!rst)
      clkin <= 'b1;
   else
      clkin <= ~clkin;
 end 
 
 
 //state machine              
 always @ (STATE or rst)
 begin
     case(STATE)
     IDLE    :  NEXT = WRITE_1;
              
     WRITE_1 : if(!fifo_full)
                   NEXT = WRITE_1;
               else
                   NEXT = WRITE_2;
     WRITE_2 :     NEXT = WRITE_1;
     default : NEXT = IDLE ;
     endcase
 end
 
 //registe the state
 always @ (posedge clkin or negedge rst)
 if(!rst)
    STATE <= IDLE;
 else
    STATE <= NEXT;
 
 
 always @ (posedge clkin or negedge rst)
 if(!rst)
    begin
        fifo_data  <=8'hff;
        fifo_wr   <=1'b1;
        fifo_rd   <=1'b1;
    end
 else
    case(STATE)
    IDLE    : begin
                  fifo_rd     <= 1;
                  fifo_wr     <= 1;
              end
    WRITE_1 : begin
                  if(fifo_full)
                     fifo_data <= fifo_data + 1;
                  fifo_wr     <= 1'b0;
                  fifo_rd     <= 1'b1;
              end
    WRITE_2 : begin
                  fifo_wr  <= 1'b1;
                  fifo_rd  <= 1'b1;
              end
    endcase

  
endmodule           
            
 联系:highspeedlogic

QQ :1224848052

微信:HuangL1121

邮箱:1224848052@qq.com

网站:http://www.mat7lab.com/

网站:http://www.hslogic.com/

微信扫一扫:


--------------------------------------------------------------------------------------

人工智能代做,深度学习代做,深度强化学习代做,zynq智能系统FPGA开发,

AI代做,卷积神经网络,Alexnet,GoogleNet,CNN,TensorFlow,

caffepointnet,PPO,Qlearning,FasterRCNN,MTCNN,

SPPNet,word2vec,SARASA算法,梯度策略等等 

Tags:USB 
作者:USB 来源:USB
  • 您是如何找到本站的?
  • 百度搜索
  • Google搜索
  • 查阅资料过程中
  • 论坛发现
  • 百度贴吧发现
  • 朋友介绍
本站最新成功开发工程项目案例
相关评论
发表我的评论
  • 大名:
  • 内容:
  • matlab代做|matlab专业代做|matlab淘宝代做|python人工智能代做(www.hslogic.com) © 2020 版权所有 All Rights Reserved.
  • Email:highspeed_logic@163.com 站长QQ: 1224848052

    专业代做/代写/承接、MATLAB、SIMULINK、FPGA项目、博士/硕士/本科毕业设计、课题设计、论文,毕业论文,Coursework、Eassy、Assignment